基于fpga的设计

『壹』 基于FPGA的SPOC设计实现的两种主流方式，分析两种方式的优缺点

1.学习并较熟练地掌握EDA技术及其结构设计优化技术：（1）大规模可编程逻辑器件版；(2)硬件描述语言；权(3)开发软件工具；(4)实验开发系统；（5）VLSI结构设计优化技术。
2．通过对一些综合性应用设计实例的分析与调试，学习和掌握利用FPGA进行数字系统设计的基本方法和技巧。
3. 在学习阵列算法有关理论及其在VLSI设计中实际应用实例的基础上，完成三个左右基于FPGA的阵列算法实例的设计与实现

『贰』 基于verilog的设计和基于FPGA的设计有什么区别

VerilogHDL是设计语言，FPGA是承载的硬件平台。一般是通过VerilogHDL设计了逻辑后在FPGA上转化成具体的电路。

『叁』 求教：基于FPGA的数字电子表的设计（用verilog语言编写的）

....把具体实现的功能说出来么...只要实现计时或者按键修改?我前几天才练习了一个,程序下载也放出来了,可以参考.
//一共有两个部分
http://hi..com/hlyrm/blog/item/3ecbc3db99e06fd3b6fd4820.html
http://hi..com/hlyrm/blog/item/298ff739a4fcc72b97ddd821.html

但是因为只是练习程序,所以写得很简单,板子上跑出来就是可以24小时记时,按键清零和修改时间.其它功能没有加,不过可以加..板子上验证正确..

又及..一楼你= =真是让我汗啊...数万......学校让做又不是搞啥高端...我的FPGA练习板加了那么多东西才180....

『肆』 基于fpga的fir滤波器设计（毕设）

我的文库里面有一些资料

『伍』 基于FPGA的乒乓球游戏设计 FPGA程序

FPGA(FieldProgrammableGateArray)，现场可编程门阵列。它是继PAL、GAL、CPLD等可编程器件的基础上进一步发展的成果。它作为专用集成电路(ASIC)领域中的一种半定制电路，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。作为一种可编程器件，FPGA与传统的数字电路和门电路相比，它采用逻辑单元阵列的模式，内部包含有可配置逻辑模块、输出输入模块和内部连线三个部分。通过硬件描述语言(如VHDL语言)完成的电路设计，可以通过综合与布局，快速烧录至FPGA芯片上进行测试。

SOPC(SystemOnProgrammableChip)，可编程片上系统。它是用可编程逻辑技术把整个系统放到一块硅片上，用于从事嵌入式系统的系统研究和电子测量处理等领域。SOPC是一种特殊的嵌入式系统，它既是片上系统(SOC)，即由单个芯片完成整个系统的主要逻辑功能，但它又不是简单的SOC，也是可编程系统，具有灵活的设计方式，可裁剪、可扩充、可升级，并具备软硬件在系统可编程的功能。

1乒乓球游戏玩法介绍

将双通道示波器作为显示屏。将两路信号输入示波器中，让示波器工作在X／Y模式。

单片机实验板上的两个按钮作为控制键分别用于左击球和右击球，当小球接近屏幕左边时按下左击球可将球击回右侧，右侧击球亦然。小球可以按照一定的抛物线轨迹自动在屏幕上左右运动，连续按下两次击球键能够击出高抛球，使球飞行距离增高。当球接触到屏幕边沿而未按下击球键则被判定为输球。

2实验器件

CycloneIII(EP3C10E144C8)FPGA实验板，单片机P89V51实验板(含按键显示屏等)，电阻导线若干。

Altera公司生产的CycloneIIIFPGA芯片具有低功耗、低成本和高性能等特点。其体系结构包括高达120K的垂直排列逻辑单元(LE)、以9-Kbit(M9K)模块构成的4Mbits嵌入式存储器、200个18x18的嵌入式乘法器。利用TSMC的65nm低功耗(LP)工艺，CycloneⅢFPGA芯片提供丰富的逻辑、存储器和DSP功能，功耗更低。在可编程逻辑发展历史中，CycloneIIIFPGA比其他低成本FPGA系列能够支持实现更多的应用。

3实验原理及模块详解

用方波发生器生成两个占空比可变的方波，方波经过低通滤波器生成两个通道的直流信号用于控制小球在X轴和Y轴的位置。通过改变方波占空比从而改变直流信号的值。用SOPC与单片机通讯实现按键对小球运动的控制。

附上出处链接：http://www.21ic.com/app/eda/201202/107663.htm

『陆』 设计一个基于FPGA的数字时钟

秒计数器计数59后，分计数器+1，同时秒归0
以此类推。。。
当分计数器到59的时候，时计数器+1，同时分归0
以此类推。。。
当时计数器=23，分计数器=59，秒计数器=59时，全部复位为0

另外整点报时功能，需要加入一个信号ring signal（这个信号时接给蜂鸣器的），也就是当分计数器=59，秒计数器=59时。给出一个
ring signal=1，这个ring signal=1的信号要持续多久，就看你自己设计经过几个时钟周期，让其停止。
而音调的高低：可以给蜂鸣器送不同的电压来确定。
响几声的话：你可以设计成比如说，一个时钟周期，就是相当于你的2HZ的2秒钟
首先 ring signal =1 ，然后下一个时钟周期ring sianl=0，
再等于1，再等于0，
再等于1，再等于0，
再等于1，再等于0，
这样四声低的就完成了，然后下一声高的，你就可以用另外一个信号ring siangl2
持续一个时钟周期。ring signal2=1，再复位为0
注意ring signal 和ring signal2的信号电压要给的不同，保证音调高低

另外重要的是还需要一个模块来驱动数码管。就相当于说是告诉数码管在它显示1,2,3,4,5,6,7,8,9,0的时候，它的七段 灯是怎么样亮的。
而且数码管还分共阴共阳极。可以根据其情况来给它不同的使能信号。

至于你说的原理图，我想应该是代码综合出来的RTL级示意图吧。因为既然是试验箱就是不需要你自己设计硬件的。那RTL级的图的话，如果就我上面说的这些你还是没明白的话，可以再问我。我再抽时间给你画个图。 或者最好由代码来生成.

另外在上实验箱实现的时候,你可以参照实验箱的使用手册,来定义输出的管脚.注意管脚文件可以在你的编译软件里设置.关键看你用哪家公司的FPGA了.Xilinx的ISE,Altera的QUARTUS ii 。或者可以另外写UCF文件跟你的代码一起编译，管脚设定便自动生成了。

如果有问题你可以继续补充问题。乐意为你解答。
或者留下你的联系方式，我可以后续support 你。

楼上的兄弟,你有设计那是你的设计.你的设计是完全按照楼主的意思来量身订制的么?
你这种设计文档,网上一搜一大堆.有用么?
楼主是用实验箱来做的,试问你带的原理图是什么东西啊?schematic?layout?
只有让楼主知道设计原理是怎么样的,才能让他理解并做好自己的设计.懂?

『柒』 请问大神本人有个毕设题目为 基于FPGA的FFT处理器的设计，但是要调用fpga的IP核实现 我用的Altera的fpga

去知网上搜，非常多的文章，基于FPGA的XXXX，总会有很多启示的。基于IP核，无非就是将官方的IP核进行例化，参数要设置正确，将连接电路处理好。不难的。

『捌』 基于FPGA的花样流水灯设计实现 基本要求： 1. 至少8个流水灯进行花样显

好的，，FPGA的花样流水灯我给你做。

『玖』 基于FPGA的简单频率计设计

一下 vhld 频率计 很多例子的，指标不高的话很容易实现