時序電路設計

A. 時序電路的時序電路的設計

鍾控時序邏輯電路的設計從一組規格說明書開始，繼而得到邏輯圖或一系列布爾函數，再從中生成邏輯圖。時序電路和組合電路的不同之處在於，組合電路定義完全由真值表定義，而時序邏輯電路需要用狀態表定義。所以，時序電路設計的第一步就是得到狀態，或和狀態具有相同信息表達能力的其它邏輯表示形式，如狀態圖等。
同步時序電路是由觸發器和組合門組成的。電路設計包括選擇觸發器和設計組合邏輯結構，保證這個組合邏輯結構和觸發器組成的電路可以實現狀態規格說明書中的預期目標。所需觸發器的最小個數是由電路狀態的個數決定的；n個觸發器可以表示2^n個二進制狀態。組合電路是通過計算觸發器的輸入方程和輸出方程從狀態表中得到的。實際上，一旦觸發器的類型和數量確定或，設計步驟就由對一個時序電路的設計轉換為一個組合電路的設計。用這種方法，就可以使用組合電路設計技術。 下面提到的時序電路的設計步驟與組合電路類似，但還需要一些額外的步驟。
1．規格說明書：如果沒有，先寫出電路的規格說明書。
2．系統描述：從問題的陳述中得出狀態圖或狀態表。
3．狀態賦值：如果通過步驟1中只能得到狀態圖，則在從狀態圖中得到狀態表。並未狀態表中的每個狀態賦二進制代碼。
4．得到觸發器的輸入方程：選擇一種或多種類型的觸發器，通過已經編碼的狀態表中的下一狀態得到觸發器的狀態方程。
5．得到輸出方程：通過狀態表中的輸出信號欄得到輸出方程。
6．優化：優化觸發器的輸入方程和輸出方程。
7．工藝映射：畫出電路由觸發器、與門、或門和反向器所組成的邏輯圖。將這個邏輯圖轉換為由有效的觸發器和門工藝組成的新的邏輯圖。
8．驗證：驗證最終設計的正確性。
為了方便起見，我們一般都省略步驟7即工藝映射，而在示意圖中僅使用觸發器、與門、或門和反向器。

B. 時序邏輯電路的設計方法是什麼

第一步：原始狀態圖和原始狀態表的建立。
第二步：狀態化簡。版
第三步：狀態分配。權
第四步：做出狀態轉移和激勵列表。
第四步：寫出激勵方程和輸出方程。
第五步：做出邏輯圖。
最變態的是狀態化簡，裡面涉及的規則比較多，很雜，樓主自己去找找看。我們學校用的是劉常澍主編的《數字邏輯電路》。老頭給我們上過一節課，不過貌似沒有他徒弟講的好。

C. 時序電路的設計

(1)根據邏輯要求,建立原來始狀態表或源原始狀態圖; (2) 利用狀態化簡技術,簡化原始狀態表,消去多餘狀態; (3) 狀態分配或狀態編碼,即將簡化後的狀態用二進制代碼表示; (4) 選擇觸發器類型,並根據編碼後的狀態表求出驅動方程和輸出方程; (5) 檢查自啟動性,若在所設計電路中存在無效狀態,則必須檢查電路能否自啟動,如果不能自啟動,則需修改設計; (6) 畫出邏輯圖.

D. 簡述時序邏輯電路的設計方法

1、根據題意列出真值表
2、有真值表得出輸出函數表達式
3、化簡變化輸出函數表達式
4、畫出電路圖

E. 什麼是時序電路

時序邏輯電路 簡稱時序電路
時序電路，它是由最基本的 邏輯門 電路加上反饋邏輯迴路（輸出到輸入）或器件組合而成的電路，與 組合電路 最本質的區別在於時序電路具有記憶功能。時序電路的特點是：輸出不僅取決於當時的輸入值，而且還與電路過去的狀態有關。它類似於含儲能元件的電感或電容的電路，如 觸發器 、 鎖存器 、 計數器 、 移位寄存器 、 儲存器 等電路都是時序電路的典型器件。
時序邏輯電路的狀態是由存儲電路來記憶和表示的。
編輯本段 導讀 雖然組合邏輯電路能夠很好地處理像加、減等這樣的操作，但是要單獨使用組合邏輯電路，使操作按照一定的順序執行，需要串聯起許多組合邏輯電路，而要通過硬體實現這種電路帶價是很大的，並且靈活性也很差。為了實現一種有效而且靈活的操作序列，我們需要構造一種能夠存儲各種操作之間的信息的電路，我們稱這種電路為時序電路。
編輯本段 時序電路的定義 雖然每個數字電路系統可能包含有組合電路，但是在實際應用中絕大多數的系統還包括存儲元件，我們將這樣的系統描述為時序電路。
時序電路的框圖如圖7.1.1所示。組合電路和存儲元件互聯後組成了時序電路。存儲元件是能夠存儲二進制信息的電路。存儲元件在某一時刻存儲的二進制信息定義為該時刻存儲元件的狀態。時序電路通過其輸入端從周圍接受二進制信息。時序電路的輸入以及存儲元件的當前狀態共同決定了時序電路輸出的二進制數據，同時它們也確定了存儲元件的下一個狀態。從框圖中我們可以看出，時序電路的輸出不僅僅是輸入的函數，而且也是存儲元件的當前狀態的函數。存儲元件的下一個狀態也是輸入以及當前狀態的函數。因此，時序電路可以由輸入、內部狀態和輸出構成的時間序列完全確定。
邏輯設計領域主要有兩種類型的時序電路，它們分類的標准取決於我們觀察到的輸入信息的時機和內部狀態改變的時機。同步時序電路（ synchronous sequential circuit ）的行為可以根據其在離散的時間點上的信號信息來定義。而非同步時序電路（ asynchronous sequential circuit )的行為則取決於任意時刻的輸入信號以及輸入信號在連續的時間內變化的順序。
編輯本段 時序電路的分析 時序電路的行為是由輸入、輸出和電路當前狀態決定的。輸出和下一狀態是輸入和當前狀態的函數。通過對時序電路進行分析，可以得到關於輸入、輸出和狀態三者的時序的一個合理描述。
如果一個電路包含這樣的觸發器，該觸發器的時鍾輸入是直接驅動或者有一個時鍾信號間接驅動的，同時這個電路在正常執行時不需載入直接置位和間接置位，那麼我們就稱這個電路為同步時序電路。觸發器可以是任何類型的，邏輯圖可以包括也可以不包括組合邏輯。
輸入方程 時序電路的邏輯圖通常包括觸發器和組合門。我們所使用地觸發器類型和組合電路的一系列布爾函數為我們提供了繪制時序電路邏輯圖所需要的全部信息。在組合邏輯電路中，觸發器輸入信號的產生，可以用一系列的布爾函數描述，我們稱這些布爾函數為觸發器的輸入方程（ flip-flop input equation )。在這里，我們同樣將採用傳統的表示方法，使用觸發器的輸入符號作為觸發器輸入方程中的變數，使用觸發器的輸出符號作為變數下標。在組核電路中，觸發器的輸入方程是一系列布爾表達式，下表變數是組合電路的輸出符號。因為在電路中觸發器的輸出端始終與輸入端相連，所以命名為「觸發器的輸入方程」。
觸發器輸入方程為指定時序電路的邏輯圖提供了一種間接的代數表達方法。這些方程的字母符號隱含了所用的觸發器的類型，同時完全確定了驅動觸發器的組合邏輯電路。時間變數在觸發器輸入方程中沒有指明，但是已經暗含在觸發器C輸入端的時鍾之中。

F. 數字電路設計時序電路設計

不是特別明白你的來問題，你源是問狀態機的編碼嗎？
常用的狀態機編碼方式有三種：順序碼，獨熱碼（one-hot），格雷碼。順序碼就是你寫的這種，獨熱碼是指每個狀態中只有一位有效，比如0001,0010,0100,1000這樣。格雷碼是相鄰的兩個數只有一位變化，比如0001，0011,0010這樣，是一種低功耗的編碼方法。

G. 時序邏輯電路分析和設計

釆納後即給計算過程。

H. 時序電路的設計原理

如果是硬體實現，是用各種邏輯門，寄存器，環形觸發器，按照預定的時間順內序，產容生規定的邏輯狀態輸出，並且收到某些輸入信號而改變邏輯狀態。

盡管有各種軟體實現時序，都是在基本的單片機的框架下運行。

各種CUP，為了高速工作，都是用復雜的硬體邏輯來實現。

這就是上游和下游的區別。