寄存器設計

❶ 用verilog設計一個4位寄存器

mole sipo(output reg [3:0] q,
input wire data_in, clk,clr);
always@(posedge clk)
begin

if(clr)

q<=4'b0;

else

q<={q[2:0],data_in};

end

endmole

❷ 數據匯流排、涉及電路、寄存器、邏輯設計

1）你需要8bit鎖存器，如377，373等；
2）需要8bit匯流排驅動器，是3態的，如245、373等；內
3）需要個時鍾脈沖計容數分頻器或移位器，如4017等；
第一個問題：需要一個數據匯流排驅動晶元，及4個鎖存器。如用377，則需要5個；
第二個問題：結構形式如同上一個問題，關鍵是時序問題，控制好數據鎖存及輸出高阻態，因為幾個鎖存器的輸入輸出都對應連接在一起了。
你先想想下吧

❸ EDA課程設計： 16位循環移位寄存器設計

16位循環移位寄存器
卡有地找對

❹ 寄存器是什麼 有什麼作用

一、寄存器的定義

寄存器是中央處理器內的組成部分。寄存器是有限存貯容量的高速存貯部件，它們可用來暫存指令、數據和地址。在中央處理器的控制部件中，包含的寄存器有指令寄存器(IR)和程序計數器(PC)。在中央處理器的算術及邏輯部件中，寄存器有累加器(ACC)。

二、寄存器的作用

1、可將寄存器內的數據執行算術及邏輯運算

2、存於寄存器內的地址可用來指向內存的某個位置，即定址

3、可以用來讀寫數據到電腦的周邊設備。

(4)寄存器設計擴展閱讀：

寄存器工作原理：

CPU對存儲器中的數據進行處理時，往往先把數據取到內部寄存器中，而後再作處理。外部寄存器是計算機中其它一些部件上用於暫存數據的寄存器，它與CPU之間通過「埠」交換數據，外部寄存器具有寄存器和內存儲器雙重特點。

外部寄存器雖然也用於存放數據，但是它保存的數據具有特殊的用途。某些寄存器中各個位的0、1狀態反映了外部設備的工作狀態或方式；還有一些寄存器中的各個位可對外部設備進行控制；也有一些埠作為CPU同外部設備交換數據的通路。所以說，埠是CPU和外設間的聯系橋梁。

CPU對埠的訪問也是依據埠的「編號」，這一點又和訪問存儲器一樣。不過考慮到機器所聯接的外設數量並不多，所以在設計機器的時候僅安排了1024個埠地址，埠地址范圍為0--3FFH。

❺ mips有32個寄存器，示常式序中寄存器堆中只設計了31，少了哪個

如果用寄存器間接定址方式，能訪問的最大主存空間是多少（假定存儲器按位元組編址）？
-----------------
空間可達：2的32次方。4 K G Byte。

❻ 用verilog設計一個4×4的寄存器

實現效果來說是一樣的，都是四位寄存器型，只不過你使用的時候需要注意對應位匹配就是

❼ 四位移位寄存器用vhdl語言設計

LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
ENTITY ls194 IS
PORT(d :IN STD_LOGIC_VECTOR(0 TO 3);
cr,sr,sl,s1,s0:IN STD_LOGIC;
cp :IN STD_LOGIC;
q :OUT STD_LOGIC_VECTOR(0 TO 3));
END ls194;
ARCHITECTURE rtl OF ls194 IS
SIGNAL pcx:STD_LOGIC_VECTOR(0 TO 3);
BEGIN
PROCESS(cr,cp)
BEGIN
IF(cr='0') THEN
pcx<="0000";
ELSE
IF(cp' EVENT)AND(cp='1') THEN
IF((s1='0') AND (s0='1')) THEN
pcx(0)<=sr;
pcx(1)<=pcx(0);
pcx(2)<=pcx(1);
pcx(3)<=pcx(2);
ELSIF ((s1='1') AND (s0='0')) THEN
pcx(0)<=pcx(0);
pcx(1)<=pcx(1);
pcx(2)<=pcx(2);
pcx(3)<=sl;
ELSIF ((s1='1') AND (s0='1')) THEN
pcx(0)<=d(0);
pcx(1)<=d(1);
pcx(2)<=d(2);
pcx(3)<=d(3);
ELSE null;
END IF;
END IF;
END IF;
END PROCESS;
q<=pcx;
END rtL;

❽ 16位循環移位寄存器設計

-- 16-bit right shift barrel shifter
-- SEL: in STD_LOGIC_VECTOR(3 downto 0);
-- B_INPUT: in STD_LOGIC_VECTOR(15 downto 0);
-- B_OUTPUT: out STD_LOGIC_VECTOR(15 downto 0);

--**Insert the following between the 'architecture' and
---'begin' keywords**

signal SEL_A, SEL_B: STD_LOGIC_VECTOR(1 downto 0);
signal C: STD_LOGIC_VECTOR(15 downto 0);

--**Insert the following after the 'begin' keyword**
SEL_A <= SEL(1 downto 0);
SEL_B <= SEL(3 downto 2);

process(SEL_A,B_INPUT)
begin
case SEL_A is
when "00" => --shift by 0
C <= B_INPUT;
when "01" => --shift by 1
C(15) <= B_INPUT(0);
C(14 downto 0) <= B_INPUT(15 downto 1);
when "10" => --shift by 2
C(15 downto 14) <= B_INPUT(1 downto 0);
C(13 downto 0) <= B_INPUT(15 downto 2);
when "11" => --shift by 3
C(15 downto 13) <= B_INPUT(2 downto 0);
C(12 downto 0) <= B_INPUT(15 downto 3);
when others =>
C <= B_INPUT;
end case;
end process;

process(SEL_B,C)
begin
case SEL_B is
when "00" => --shift by 0 more
B_OUTPUT <= C;
when "01" => --shift by 4 more
B_OUTPUT(15 downto 12) <= C(3 downto 0);
B_OUTPUT(11 downto 0) <= C(15 downto 4);
when "10" => --shift by 8 more
B_OUTPUT(15 downto 8) <= C(7 downto 0);
B_OUTPUT(7 downto 0) <= C(15 downto 8);
when "11" => --shift by 12 more
B_OUTPUT(15 downto 4) <= C(11 downto 0);
B_OUTPUT(3 downto 0) <= C(15 downto 12);
when others =>
B_OUTPUT <= C;
end case;
end process;

[DISABLELBCODE]