智能搶答器設計

『壹』 求四路智能競賽搶答器的設計電路

簡易搶答器
1、設計目的
搶答器電路設計方案很多，有用專用晶元設計的、有用復雜可編程邏輯電路設計的、有用單片機設計製作的、也有用可編程式控制制器完成的，但由於專用電路晶元通常是廠家特殊設計開發的，一般不易買到或價格較高，用其它方式設計的需要設計者具有相應的理論知識，並要通過模擬器、應用軟體、計算機等輔助設備才能驗證完成，不利於設計者的設計和製作。
而有些實際競賽的場合，只要滿足顯示搶答有效和有效組別即可，故我打算不用所給的參考電路，而用一片74LS373（8位的數據鎖存器）來實現此簡易搶答器的功能。這是一個顯示方式簡單、價格低廉、經濟實用的搶答器。在要求不高的場合，能完全符合需要。
2、設計要求
（1）、搶答器分為8組，每組序號分別為1、2、3、4、5、6、7、8，按鍵SB0-SB7分別對應8組，搶答者按動本組按鍵，組號立即在LED顯示器上顯示，同時封鎖其他組的按鍵信號。
（2）、系統外設清除鍵，按動清除鍵，LED顯示器自動清零滅燈。
（3）、數字搶答器定時為30s，通過控制鍵啟動搶答器後，要求30s定時器開始工作，發光二級管點亮。
（4）、搶答者在30s內進行搶答，則搶答有效，如果30s定時到時，無搶答者，則本次搶答無效，系統短暫報警。
(5)、搶答者違規顯示。
3、設計原理
3.1 搶答器總體原理框圖
如圖1所示為總體原理框圖。其工作原理為：接通電源後，主持人將開關FW撥到"清零"狀態，搶答器處於禁止狀態，編號顯示器滅燈，定時器顯示設定時間；主持人將開關置;開始"狀態，宣布"開始"搶答器工作。定時器開始倒計時。選手在規定的30s定時時間內搶答時，搶答器完成：優先判斷、編號顯示、揚聲器提示,倒計時顯示。當一輪搶答之後，定時器停止、禁止二次搶答、定時器顯示剩餘時間。如果再次搶答必須由主持人再次操作"清除"和"開始"狀態開關。
圖1 搶答器原理框圖
3.2 單元電路設計
3.2.1 搶答器電路
設計電路如圖2所示。電路選用1片8位數據鎖存器74LS373，8隻組別按鍵開關KEY_1—KEY_8，8組別搶答有效的狀態顯示發光二極體LED_1—LED8,一個復位按鍵FW等組成。該電路主要完成兩個功能：一是分辨出選手按鍵的先後，並鎖存優先搶答者的編號，對應的LED亮；二是禁止其他選手按鍵，其按鍵操作無效。
圖2 搶答器電路圖
表1為74LS373的邏輯狀態表。
圖3為MOTOROLA公司的74LS373的封裝形式。
表1 74LS373邏輯狀態表
圖3 74LS373的封裝形式
工作過程：
該8路競賽搶答器，每組受控於一個搶答按鍵開關，高電平表示搶答有效；
設置主持人控制FW用於控制整個系統清0和搶答有效開始控制的啟動。每按下一次復位鍵FW時，使8D鎖存器的控制端G為高電平，若組別按鍵開關KEY_1—KEY_8中任何一個都沒按下，即對應8D鎖存器的輸入端D均為低電平，則此時8個輸出端均為低電平，對應的發光二極體均不點亮，表示搶答者正在准備狀態；
按下復位鍵FW時，8D鎖存器的控制端G為高電平，若組別按鍵開關KEY_1—KEY_8中存在一個或幾個處於按下狀態，即與之對應的8D鎖存器的輸入端D為高電平，此時與之對應的8D鎖存器的輸出端立即為高電平，對應的發光二極體被點亮，表示搶答者違規了；
只有每按下一次復位鍵FW，並在復位鍵FW抬起後，搶答才是有效的。
系統具有第一搶答信號鑒別何鎖存的功能。在主持人將系統復位並使搶答有效開始後，第一搶答者按下搶答按鈕，對應的輸入引腳接高電平1。或門電路使三極體VT1基極得到高電位，將8D鎖存器的輸入信號鎖存在了輸入端，輸入端的信號變化將不再影響輸出端。對應點亮的發光二極體指示出第一搶答者的組別。
在顯示有效的組別的同時，也可同時採用蜂鳴器警示。
3.2.2 30s定時電路
在30秒內，首先按動序號開關的組號立即被鎖存到LED顯示器上，與此同時，8D鎖存器禁止工作，封鎖其他組的按鍵信號。若定時時間30秒已到而無搶答者，鎖定編碼器，搶答按鍵信號無效，同時定時器輸出信號，是報警電路發出短暫報警信號，說明本次搶答無效，發光二極體熄滅。
30秒定時電路採用圖4所示電路，圖中當主持人按下開關時，為30秒計數器送入置數信號，計數器完成置數。當釋放開關後，計數器進行遞減計數，當計數器為零時，封鎖秒脈沖，計數器停止計數，並且封鎖74LS373 是按鍵信號不能再進入，使搶答無效。
圖4 定時電路
我又輸出了兩路BO信號，分別為兩個74LS192的借位脈沖信號。通過模擬來觀察進位脈沖，以便於外圍電路的擴展。
30秒定時電路使用的元件：74LS192、與非門74LS00、開關。如下所示：表2為74LS192邏輯狀態表（功能表）。74LS192是十進制同步加法/減法計數器。
表2 74LS192邏輯狀態表
3.2.3 秒脈沖產生電路
秒脈沖發生器需要產生一定精度和幅度的矩形波信號。實現這樣矩形波的方法很多，可以由非門和石英振盪器構成，可以由單穩態電路構成，可以由施密特觸發器構成，也可以由555電路構成等等。
不同的的電路對矩形波頻率的精度要求不同，由此可以選用不同電路結構的脈沖信號發生器。本設計中由於秒脈沖信號作為計時器的計時脈沖，其精度直接影響計數器的精度，因此要求秒脈沖信號有比較高的精度。一般情況下，要作出一個精度比較高、頻率很低的振盪器有一定的難度，工程上解決這一問題的辦法是先做一個頻率比較高的矩形波振盪器，然後將其輸出信號通過計數器進行多極分頻，就可以得到頻率比較低、精度比較高的脈沖信號發生器，其精度取決於振盪器的精度和分頻級數。按照這樣的思路設計出圖5所示的秒脈沖信號發生器。
圖5 秒脈沖信號發生器
3.2.4 報警電路
報警電路採用如圖6所示電路，由555定時器和三極體構成。其中555構成多諧振盪器，振盪頻率fo=1。43/[（RI+2R2）C],其輸出信號經三極體推動揚聲器。PR為控制信號，當PR為高電平時，多諧振盪器工作，反之，電路停振。
圖6 報警電路
4、 設計步驟
4.1用Quartus II v7.1軟體模擬
4.1.1搶答器部分模擬
用Quartus II v7.1先創建一個工程文件,在工程文件下建立一個原理圖文件,取名為qiang.bdf。畫出搶答器部分原理圖如圖7所示。將電阻、三極體等模擬元器件按其邏輯關系轉換為邏輯門電路在Quartus II中實現。
圖7 搶答器原理圖
從Processing/Start Compilation進行編譯,如圖8所示編譯成功。編譯完成顯示30 warmings，30個警告可以忽略，繼續下一步驟。
圖8 搶答器原理圖編譯成功
通過原理圖編譯後，建立波形文件，裝載入輸入/輸出信息並設置輸入信號，對各INPUT輸入端輸入相應的信號，進行模擬Processing/Start Simulation，如圖9所示搶答器波形圖模擬通過。
圖9 搶答器波形圖模擬成功
搶答模擬結果如圖10所示：
圖10 搶答器功能模擬
【說明】模擬搶答過程，假設由任一組別先按下搶答鍵，其餘幾組分別在之後任一時刻按下。KEY_1在第一時刻輸入高電平「1」表示1組先按下，其餘各組分別在之後搶答。由模擬結果可以看出LED_1一直保持高電平「1」不變，表示1組別對應的LED燈點亮，獲得搶答權。
由此可見，此電路實現了搶答的基本功能。
4.1.2 30s定時電路部分模擬
用Quartus II v7.1軟體以同樣的方法，畫出30s定時電路如圖11所示：
圖11 30s定時電路
同樣，經過原理圖編譯、模擬，如圖12所示：
圖12 定時電路編譯 圖13 定時電路模擬
定時電路模擬結果如下圖14所示：
圖14 定時電路模擬
【說明】
此電路主要晶元為2片74LS192，是十進制同步加法/減法計數器，所以需要同步時序脈沖的控制，所以輸入為1Hz的秒脈沖，以及主持人控制開關FW輸入為高電平「1」，使定時電路計數有效，觀察輸出信號H、L信號（已經大包），分別為高位的4位輸出、低位的4位輸出，打包成16進制輸出，我們可以從模擬電路圖中直接看出結果：
30－29－28－27－26………………………………01、00
並且高位借位信號BO1從高電平「1」 低電平「0」，實現了30s定時的功能，輸出的借位脈沖可以給報警電路，使蜂鳴器報警。
4.2用Multisim 10軟體模擬
圖15 搶答器原理圖模擬
從模擬圖中可以直觀地看出當2號組別鍵按下時，對應的2號LED發光，再當主持人按下復位鍵J1時，LED燈熄滅，當復位鍵彈起時，即可以開始搶答。
4.3 用Protel 99se畫搶答器部分原理圖
如圖16所示為用Protel 99se軟體畫出了搶答器部分電路的原理圖。
圖17為搶答器電路板
圖16 Protel 99se原理圖
圖16 搶答器電路板
5、設計總結
此簡易搶答器的設計通過Quartus II和Multisim 10軟體的模擬，證實了其在實際中的運用的正確性和可靠性。完全可以實現任務的要求。並且還有一個獨特的功能，就是能夠識別出違規搶答的組別，增加了其實用性。
6、心得體會
通過這次課程設計,我學到了很多書本上沒有的實際的知識,熟悉了一些元器件、晶元在工程中的靈活運用。在設計及製作過程中，遇到過一些困難。通過上網和去圖書館查資料解決之。並且在網上搜集到了一些元器件及電路的相關資料對以後的學習及工作是很有幫助的。最重要的是我學會了自學的方法，這將使我今後離開學校，踏上社會是相當有幫助的。其次是進一步熟練地掌握和運用了相關的專業軟體，提高了我們自身的專業素質。這也是我們工科學生所必須掌握的基礎技能。同時也深深的體會到，我們書本上所學的知識和實際的東西相差甚遠，我們所不懂的知識還有很多，因此今後我們要更加註重實際方面的鍛煉和運用。

『貳』 智能搶答器設計 verilog HDL

http://wenku..com/view/c0c8031252d380eb62946da7.html

『叄』 智能搶答器的設計

威金蠕蟲
1.中毒之後斷網馬上重啟電腦，重啟之後如果電腦有先進的殺毒軟體（回推薦使用卡答巴斯基，我嘗試了三款殺毒軟體，最後發現只有卡巴能檢測出大量病毒，其他的只能查得出一點點，而且還殺不掉，到處都有破解的卡巴下載，不麻煩，只要注意不要下載到病毒就OK了）則使用殺毒（記住此期間不要聯網，不然病毒會自動下載木馬的），如果電腦裡面沒有先進的殺毒軟體，就聯網之後快快下載一個破解版的卡巴（建議順帶下載一個安全衛士，一個威金瑞星專殺）然後升級再斷網，一定要快！威金復製得特別快，你的速越快，越容易消鶿

『肆』 求： 多路智能搶答器的原理以及電路設計

那好吧！我給你一個這個搶答器是，用PLC控制的， 我把電路圖給你發過去，你看一下！

『伍』 跪求課程設計《四人智力搶答器》

相關文檔已發你郵箱了!

四路多路智能搶答器設計

前言

關於這次設計的用於多人競賽搶答的器件，在現實生活中很常見，尤其是在隨著各種智益電視節目的不斷發展，越來越多的競賽搶答器被用在了其中，這種搶答器的好處是不僅能夠鍛煉參賽選手的反應能力，而且能增加節目現場的緊張、活躍氣氛，讓觀眾看得更有情趣。可見搶答器在現實生活中確實很實用，運用前景非常廣泛。
在知識競賽中，特別是做搶答題時，在搶答過程中，為了知道哪一組或哪一位選手先答題，必須要有一個系統來完成這個任務。如果在搶答中，只靠人的視覺是很難判斷出哪組先答題。這次設計就是用幾個觸發器以及三極體巧妙的設計搶答器，使以上問題得以解決，即使兩組的搶答時間相差幾微秒，也可分辨出哪組優先答題。本文主要介紹了搶答器的工作原理及設計，以及它的實際用途。
前言 1
一、實驗目的 2
二、實驗內容和要求 2
三、設計思路 2
四、電路設計 2
1．電路設計指標 3
2．模擬電路組成 4
（1）四路搶答器原理 4
（2）定時器實現 5
（3）計數電路 6
（4）完整電路 7
五、總結與體會 7
六、參考文獻 8

一、實驗目的
1．學習智力競賽搶答器電路的工作原理。
2．學習綜合數字電子電路的設計、實現和調試方法。
二、實驗內容和要求
設計實現一個可容納四組參賽者的數字智力競賽搶答器。
要求：每組設置一個搶答按鈕供搶答者使用；電路具有第一搶答信號的鑒別和鎖存功能。在此基礎上再增加計分電路和犯規電路。
三、設計思路
可將整個系統分為三個主要模塊：搶答鑒別模塊QDJB；搶答計時模塊JSQ；搶答計分模塊JFQ。整個系統的組成框圖如圖5-5-8所示。

圖--1 智力競賽搶答器系統框圖
四、電路設計

圖--2

1．電路設計指標
I．本搶答器最多可提供4名參賽選手使用，編號為1~4號，各隊分別用一個按鈕（S1~S4）控制，並設置一個系統清零和搶答控制開關S5，該開關由主持人控制。
II．搶答器具有數據鎖存功能，並將鎖存數據用發光二極體指示燈顯示出來，同時蜂鳴器發出間歇式聲響，主持人清零後，聲音提示停止。
III.搶答先後的解析度為1ms。
IV.開關S5作為清零及搶答控制開關（有主持人控制），當開關S5被按下時，搶答電路清零，松開後則允許搶答，輸入搶答信號由搶答按鈕的S1~S4實現。
V.有搶答信號輸入時，有數碼管顯示出相應組別的號碼。此時再按其他任何一個搶答開關均無效，指示燈依舊保持第一個開關按下時所對應的狀態不變。
VI.能完成由主持人控制的30秒倒計時，有搶答信號輸入後計時器停止。
VII．能完成定時器復位，啟動，暫停/繼續計數。
VIII．能完成對每個選手搶答次數的記錄，並可復位。
2．模擬電路組成
（1）四路搶答器原理
見圖--3

圖--3
該電路由四個D觸發器、與非門及脈沖觸發電路等組成。其中S1，S2，S3、S4為搶答人按鈕，S5為主持人復位。74LS175為四D觸發器。
無人搶答時，S1~S4均未被按下，1D~4D均為低電平，在555定時器電路產生時鍾脈沖作用下，1Q立即變為高電平，對應指示燈X1發光，同時數碼管顯示為1，將555定時脈沖封鎖，此時送給74ls175的CLK端不再有脈沖信號，所以74LS175輸出不再變化，其他搶答者再按下按鈕也不起作用，從而實現了搶答。若要清除，則由主持人按S5按鈕完成，並為下一次搶答做好准備。
（2）定時器實現
①秒脈沖發生器由555定時器和外接元件R1、R2、C構成多諧振盪器。F=1Hz
定時器電路見圖--4

圖--4
②計數器由兩片74LS192同步十進制計數器構成
利用錯位輸出端BO於下一級DOWN相連
30循環設置為，十位片DCBA=0011 個位片DCBA=0000
③解碼及顯示電路有解碼驅動器74LS48和7段數碼管組成
④控制電路
與非門U20A和U21A組成RS觸發器，實現計數器復位、計數和保持30
電路如圖--5所示

圖--5
（3）計數電路
計數器由74LS192構成
置數輸入端接地，up端接選手輸入信號，當有信號輸入是加一，load端接電源和復位開關用於復位，down加開關控制計數器的減法， 電路如圖--6

圖--7
（4）完整電路
見圖--8

圖--8
五、總結與體會
本系統是一個可供4人搶答的搶答器,當主持人按下禁止搶答的開關時,搶答被禁止.如果在此期間選手將不能搶答;當控制開關斷開時搶答允許,此時若有人搶答,數碼顯示器將顯示搶答者的組數,提示主持人搶答已經完成.
本次設計是本人第一次運用數字電路模擬實際的東西。因而在許多方面都還不熟練,不如說對一些元器件的功能還不完全了解，不能熟練運用，因而不能完全的一次性設計好該電路。不過通過本次的課程設計我學到了學多的知識，學會了Multisim的一些基本使用方法，培養了我們獨立思考問題解決問題的能力，加深了我們對數電、模電知識的理解，鞏固了我們的學習知識，有助於我們今後的學習。
總之，在這次的課程設計過程中，我收獲了很多，即為我的以後學習設計有很大的幫助，也為將來的人生之路做好了一個很好的鋪墊。
六、參考文獻
①《基於Multisim10的電子模擬 實驗與設計》 王連英 北京郵電大學出本社
②《電子技術動手實踐》 崔瑞雪 北京航空航天大學出版社
③《數字電子技術基礎》 余孟嘗 高等教育出版社

『陸』 八路智能搶答器課程設計

我在谷歌上找到的個「簡單易製作的8路單片機搶答器」有模擬原理圖、有源程序，電路比較簡單，你可以去看看。

『柒』 搶答器的的設計原理 及圖

電路原理如附圖，它由IC1和一個編碼開關以及控制器等組成。編碼開關是由IC1中的輸入端A、B、C、D與二極體和按鍵組成。

驗證編碼開關是否正確，只要按住任意一個按鍵。使它有一個正電平輸入，數碼管就會顯示相應的數字來。A、B、C、D這四條編碼線。

分別是1、2、4、8。3則是由1+2同時輸入一個正電平獲得，5則由1+4獲得，6則由2+4獲得，7則由1+2+4獲得，二極體是起反向截止作用的。

(7)智能搶答器設計擴展閱讀：

搶答器，原理：如果為四路，當其中任一路控下後，其他幾路即失效，結果為第一次按下的，可以用數碼管或是LED燈來顯示，當然這里只是講原理與編程，具體可以根據搶答器路數及顯示方式更改程序即可。

源程序如下：

<div class="blockcode"><blockquote>/*用的是AT89S52開發板，獨立按鍵介面如下，就用這四路。先按下的用LED燈來顯示，對應第一個到第四個LED燈，其他再按無效，如果想再次實現，可手動復位單片機*/

#include <reg52.h>

sbit key1=P3^0; //定義按鍵，根據需要連接線路，如獨立按鍵（4路）

sbit key2=P3^1;

sbit key3=P3^2;

sbit key4=P3^3。

『捌』 比較一下，在智能搶答器設計方案中。應用PLC設計，單片機設計，數電設計的智能搶答器的各自的優缺點。

1、純數字邏輯電路，基本可以排除方案的，主要缺點是缺乏靈活性，消耗的精力是內最大的容，發現需要修改，你就發現非常難於修改，除非重新設計，製作。
2、單片機是原材料成本最小的一種方案，但是需要在PCB設計，製作上花一番腦筋，編程比PLC難，當然應該不屬於問題、
3、PLC是可以花最小精力而做出的高品質產品的一種方案，硬體連接好，簡單編程就可以實現，缺點是花的成本比前面兩個都大。