非門設計

① 如何用非門和與非門設計一個3位計數器 電路圖

先列表，根據表得到邏輯式，化簡邏輯式，再搭電路，標准教科書流程

② 怎麼用與門、或門、非門設計出異或門電路

需要或門、與門的組合。二者相加即可。實現模為的加法，因此，異或門可以實現計算機中的二進制加法。半加器就是由異或門和與門組成的。

對異或門的任何2個信號（輸入或輸出）同時取反，而不改變結果的邏輯功能。

異或門在計算電路及數字信號傳輸的糾錯電路中有著廣泛的用途。常用異或 門集成電路型號為74LS386，內含4個二輸入端異或門電路。

(2)非門設計擴展閱讀：

通過對邏輯門內部電路的元器件的差異，我們可以將其分為三大類，比較常用的就是CMOS 的邏輯門電路。

這種CMOS 邏輯門電路具備良好的應用效益，首先其功耗比較低，具備較低的應用成本，其電源電壓的范圍比較寬，邏輯度比較高，具備較強的抗干擾能力，其輸入阻抗比較高。

MOS 門電路是由一系列的單極型MOS 管構成，其具備比較簡單的製造工藝，其功耗水平比較低，具備較高的集成度，其抗干擾能力強，比較適合進行大規模集成電路的應用。

在實踐過程中，MOS 門電路按照其MOS 管的應用不同，進行不同類型的劃分。CMOS 電路的應用優點比較特殊，其靜態功耗比較低，抗干擾能力強，工作具備較高的穩定性，其開關速度也是比較高的，因此其應用性比較廣泛。

在數字電路應用中，邏輯門電路是一種基本的邏輯元件。邏輯門的中就是一種開關，在一定條件的建立下，其決定信號的通過或者不通過。在實際運作中，可以看到門電路輸入及其輸出存在密切的因果關系，把門電路稱之為邏輯門電路，其基本邏輯關系是非、或、與關系。

③ 計算機VIPLE非門怎麼設計

門,就是開門或關門的意思,達到條件則開門,否則就關門,就是一種開關電路。與門 與：指同時的意內思，容A和B或者更多的條件，同時具備時，才能有結果，只要有一個條件不具備，就沒有結果。非門非：就是相反的意思，具備條件A，沒有結果，不具備條件A，則有結果。或門或：或者的意思，許多條件A，B，C等，其中至少有一個條件具備時，就有結果，只有所有條件都不具備時，才沒有結果。可類比數學中的或且非，即與門就是串聯兩個電鍵，同時閉合電路才通，或門就是並聯兩個電鍵，同時打開電路才斷，非門就是打開電鍵通電路，閉合則斷路，與非門之類的就分開分析就行了，先分析第一個在分析後面的。通俗理解的意思為：與門：我兩個都要符合才能通過 。非門：符合即是不符合 。或門：則是只要有一個符合即可通過。

④ 如何利用與或非門設計全加器

無法用與或非門設計一位全加器，因為一位全加器是用門電路實現兩個二進制數相加並求出和的組合線路。它只能利用門電路實現，而無法用與或非門實現。

全加器本位加數A，B來自低位的進位Ci構成了輸入本位輸出S，相高位的進位Co,構成全加器的輸出。S=A異或B異或Ci，Co=AB+BCi+ACi。

全加器是能夠計算低位進位的二進制加法電路。與半加器相比,全加器不只考慮本位計算結果是否有進位,也考慮上一位對本位的進位,可以把多個一位全加器級聯後做成多位全加器。

如果要實現多位加法可以進行級聯，就是串起來使用；比如32位+32位，就需要32個全加器；這種級聯就是串列結構速度慢，如果要並行快速相加可以用超前進位加法。

(4)非門設計擴展閱讀：

顯示了一個全加器由兩個異或門、三個與門、一個或門構成 (或者可以理解為兩個半加器與一個或門的組合)。S1、T1、T2、T3則是門與門之間的連線。代碼顯示了用純結構的建模方式，其中xor 、and、or 是Verilog HDL 內置的門器件。

以 xor x1 (S1, A, B) 該例化語句為例：xor 表明調用一個內置的異或門，器件名稱xor ，代碼實例化名x1（類似原理圖輸入方式）。括弧內的S1，A，B 表明該器件管腳的實際連接線（信號）的名稱，其中 A、B是輸入，S1是輸出。

⑤ 1, 試用與非門設計一個邏輯門電路,其輸出為L,輸入為A和B.使得當控制開關K的狀態

1、既然你提到了「與非門」、「邏輯門電路」，那麼在這個電路中的所有輸入和輸出，必然只有兩種狀態。所以，邏輯變數L、A、B、K的取值范圍都是：｛0，1｝。
其中：L為輸出；A、B、K為輸入。根據題意，不難寫出輸出與輸入間的邏輯函數：（最低限度，用真值表也能得出這個函數的「標准與或式」）
L＝A·K′＋B·K；（K′表示：K的非）
很明顯：
K＝0時，上式變為：L＝A；
K＝1時，上式變為：L＝B；
完全滿足題目的條件；
2、接下來，就是將上述函數表示為「與非式」的形式了——以保證可以用「與非門」實現。
這是一個邏輯表達式的轉化問題，主要用到邏輯代數中的「德摩根律」：
（X·Y）′＝X′＋Y′；
本題只需用一次這個公式，即可得到：
L＝（（A·K′）′·（B·K）′）′；
這裡面有3個「與非式」；還有1個單獨的「非」——K′。這表示用3個「與非門」和1個「非門」可以實現上述函數的功能。如果要堅持全用「與非門」，那就要用「與非門」來實現「非門」的功能了：
K′＝K′＋K′＝（K·K）′；
或直接根據：K＝K·K；得到：K′＝（K·K）′；
上式說明：只要「與非門」的兩個輸入為同一個變數，那麼它的輸出就是這個變數的非。所以最終的函數為：
L＝（（X·（K·K）′）′·（B·K）′）′；
即：4個「與非門」可以實現該函數的功能。

⑥ 用與非門設計一個邏輯電路

8421的BCD碼：0011、0110、1001，可以被3整除；
那麼採用3輸入與非門即可解決；

⑦ 如何只用 或門和非門 設計一個異或門 最好有電路圖。

⑧ 用或非門及非門設計實現八選一數據選擇器要求:(1)完整的電路原理圖(2)完整的

哎，這么多要求，這么復雜的提問，竟然沒有一點財富值，誰閑得蛋疼做這無聊的題。

⑨ 試用與非門和非門設計一個2輸入，2輸出的邏輯電路，當控制信號c=0，輸出狀態與輸入狀態相反，當c=

⑩ 是與非門設計一個邏輯電路

第一 與非門在市場上石比較成熟、類型比較多的一種集成晶元；
第二 相對於其它門電路來說 與非門的性能比較優良