ip核設計

1. 什麼是IP核求答案

IP( Intellectual Property )
，是那些己驗證的、可重利用的、具有某種確定功能的IC模塊。分為軟
IP (soft IP core )、固IP (firm IP core)和硬IP (hard IP core )
。軟IP是用某種高級語言來描述功能塊的行為，但是並不涉及用什麼電路和電路元件實現這些行為。固IP除了完成軟IP所有的設計外，還完成了門電路級綜合和時序模擬等設計環節，一般以門電路級網表形式提交用戶使用。硬IP則是完成了綜合的功能塊，已有固定的拓撲布局和具體工藝，並己經經過工藝驗證，具有可保證的性能。設計深度愈深，後續工序所需要做的事情就越少，但是靈活性也就越小。
從20世紀90年代至今，IC設計能力正在發生一次質的飛躍，即由ASIC設計方法向SoC設計方法轉變。SoC設計方法使IC設計開始進一步分工細化，出現了IP設計和SoC系統設計。在近些年全球IC市場低迷的情況下，IP是不多的亮點之一。其實可以把IP理解為一顆ASIC，以前是ASIC做好以後供人家在PCB上使用，現在是IP做好以後讓人家集成在更大的晶元里。
集成電路發展到超大規模階段後，晶元中凝聚的知識已經高度濃縮。以奔騰微處理器為例，其所承載的晶體管已多達960萬個，如果晶元設計依舊基於單個的晶體管而不是基於IP的物理級設計，永遠也不會有奔騰問世。
常用的IP內核模塊有各種不同的CPU(32/64位CISC/RISC結構的CPU或8/16位微控制器/單片機，如8051等)、32/64位DSP （如320C30）、DRAM、SRAM、EEPROM、Flashmemory、A/D、D/A、MPEG/JPEG、USB、PCI、標准介面、網路單元、編譯器、編碼/解碼器和模擬器件模塊等。豐富的IP內核模塊庫為快速地設計專用集成電路和單片系統以及盡快佔領市場提供了基本保證。
IP的主要來源
傳統IDM公司或Fabless設計公司在多年的晶元設計中往往有自身的技術專長，如Intel的處理器技術、TI的DSP技術、Motorola的嵌入式 MCU技術、Trident的Graphics技術等。這些技術成功地開發了系列晶元，並在產品系列發展過程中確立了設計重用的原則，一些成功設計成果的可重用部分經多次驗證和完善形成了IP。這些IP往往是硬核，如果這類硬核作為可提供給其他晶元設計公司使用的IP，就成了商品化的IP。
Foundry 廠商是沒有自身晶元產品的晶元代加工廠，但Foundry廠商為了吸引更多的晶元設計公司投片，往往設立後端設計隊伍，來配合後端設計能力較弱的晶元設計公司開展布局布線工作。這支設計隊伍也積累了一定的晶元設計經驗，並積累了少量的IP(主要是Memory、EEPROM和FlashMemory等)，這些IP可以被需要集成或願意在該Foundry流片的公司採用。
此外，IP專職供應商與主要的Foundry廠商有長期的合作關系，經過投片驗證的IP可由Foundry廠向用戶提供，IP專職供應商從中提取一定利潤。但對國內用戶而言，因為這類Foundry多在我國台灣省，缺乏在本地的支持，可能有遠水不解近渴之憂。
這是20世紀90年代中期興起的，迎接SoC時代到來的設計公司。這類公司的特點是已經認識到將自身多年積累的IP資源轉化成商品的商業價值，因此，它們不僅提供已經成熟的IP，同時針對當前的技術熱點、難點開發晶元設計市場急需的IP核。它們提供的IP同樣有硬核、固核、軟核之分，但通過與Foundry 廠合作，及時對所開發的IP核進行流片驗證是IP硬核供應商的通行做法，這也是IP核及早面市的必要措施。
ARM、Motorola、MIPS是提供嵌入式MCUIP核的主要專業公司；LEDA是模擬、混合信號IP硬核的最主要供應商，它同時還針對當前通信市場的需求開發並提供寬頻應用、藍牙和光通信(SONET/SDH)的IP核。上述這些公司都是當今晶元設計行業中專業IP供應商的代表。這些專業IP供應商的業務重點是開發IP核，對於進入自身所不熟悉的地區，則往往通過與當地的晶元設計服務公司結成合作夥伴或戰略聯盟來實現。
在美國，EDA廠家也是提供IP資源的一個主要渠道，佔到IP交易量的10%左右。主要的EDA廠商為了提供更適合SoC設計的平台，在其工具中集成了各類IP核以方便用戶的 IP嵌入設計，這些IP核基本是以軟核形式出現。EDA廠商也並不直接設計開發IP核，而是與一些提供IP軟核的設計公司合作，提供一種集成IP核的設計環境。
由於集成的IP核多為軟核，用戶還要對這些軟核做綜合、時序分析、驗證等工作，對用戶的"及時上市"要求沒有本質性改善，在IP核的支持、服務方面也存在諸多不便。因此，在國內的EDA廠家目前仍以經營EDA工具為主，從人員配備上講，幾乎沒有提供IP資源的服務力量。
晶元設計服務公司是目前能立即向國內IC設計公司提供IP硬核的最主要途徑，除了自身積累的IP外，通過與IP專業供應商的戰略合作關系向國內用戶提供各類 IP。晶元設計服務公司是與用戶直接打交道的，它們了解市場需求的IP類型，其IP資源庫中積累的往往是最實用的IP。
我國台灣省較有名的晶元設計服務公司有創意電子、智原科技等，它們除了積累了一定自己的IP硬核外，還與專業IP供應商，如ARM結成合作夥伴向用戶提供更豐富的IP資源。祖國大陸的晶元設計服務公司有泰鼎(上海)，目前可為用戶提供300多種IP硬核，涉及高速數字邏輯、I/O模塊、模擬、混合信號、RF等領域。
目前，國內還沒有像國外那種專門設計IP硬核的公司，晶元設計公司的成功設計還不能被稱為IP。

2. IP核是什麼

IP核，抄全稱知識產權核(英語:intellectual property core)，是指某一方提供的、形式為邏輯單元、晶元設計的可重用模塊。IP核通常已經通過了設計驗證，設計人員以IP核為基礎進行設計，可以縮短設計所需的周期。[1]IP核可以通過協議由一方提供給另一方，或由一方獨自佔有。IP核的概念源於產品設計的專利證書和源代碼的版權等。設計人員能夠以IP核為基礎進行專用集成電路或現場可編程邏輯門陣列的邏輯設計，以減少設計周期。
IP核分為軟核、硬核和固核。軟核通常是與工藝無關、具有寄存器傳輸級硬體描述語言描述的設計代碼，可以進行後續設計;硬核是前者通過邏輯綜合、布局、布線之後的一些列工藝文件，具有特定的工藝形式、物理實現方式;固核則通常介於上面兩者之間，它已經通過功能驗證、時序分析等過程，設計人員可以以邏輯門級網表的形式獲取。

3. IP核的介紹

在集成電路的可重用設計方法學中，IP核，全稱知識產權核（英語：intellectual property core），是指某內一方提供的、形式為邏輯單容元、晶元設計的可重用模塊。IP核通常已經通過了設計驗證，設計人員以IP核為基礎進行設計，可以縮短設計所需的周期。[1]IP核可以通過協議由一方提供給另一方，或由一方獨自佔有。IP核的概念源於產品設計的專利證書和源代碼的版權等。設計人員能夠以IP核為基礎進行專用集成電路或現場可編程邏輯門陣列的邏輯設計，以減少設計周期。IP核分為軟核、硬核和固核。軟核通常是與工藝無關、具有寄存器傳輸級硬體描述語言描述的設計代碼，可以進行後續設計；硬核是前者通過邏輯綜合、布局、布線之後的一系列工藝文件，具有特定的工藝形式、物理實現方式；固核則通常介於上面兩者之間，它已經通過功能驗證、時序分析等過程，設計人員可以以邏輯門級網表的形式獲取。

4. 通用ip核詳解和設計開發 怎麼樣

IP的含義是Intellectual property，也就是知識產權。顧名思義就是別人做好的模塊，可以在設計中直接使用。IP核分為硬核，軟核，有些分類方法中還包含固核。所謂硬核就是已經完成布局布線的模塊，使用時連接外部引腳即可，比如有些Soc或者FPGA中集成了這樣的硬核。軟核一般以網表的形式給出，使用時需要自己布局布線用於設計，當然也可能直接以源代碼的形式給出，這樣還需要自己綜合。大名鼎鼎的ARM處理器就是由ARM公司設計，將IP核交付半導體廠商設計製作晶元的。
說到IP核的重要性，其實就是方便了設計的重用性，使得一些優秀的通用模塊可以被反復利用，大大節約了設計成本和開發時間。同時出現了專門設計IP核的公司，好的IP核往往價值昂貴，從而使晶元設計產業進一步細分，提高了設計質量。
推薦你個網站，Opencores，上面有許多免費的IP核供下載使用。

5. 基於ip核的參數可調的fir濾波器設計

美國FDA matlab的用於生成系數可以看出，如果要導入的文件COE為FPGA讀取FDA來生成matlab中如何生成一專個文件的設計因素屬一個matlab文件，你可以在matlab中運行這個文件獲得的系數，然後歸一化變為16，所以它成為十六進制。 FPGA讀取用於初始化是memory_initialization_radix和memory_initialization_vector，如果它不被用作像開始一個測試平台。 什麼不清楚嗎？

6. FPGA廠商已經提供了一些IP核，我們有必要自己再去設計嗎我們自己去優化後能否更好

首先記住一句話：只有晶元廠商才最熟悉自己的晶元。
換句話說：晶元廠商設計的方案已定也是最穩定的，他們會讓晶元發揮到極致。
1：問問自己對晶元結構和內部資源是否熟悉？
2：問問自己是否有比廠家IP工程師更好的設計技巧。
3：問問自己是否有信心和時間去設計一個復雜的IP，同時還要保證穩定性。
問題自然而解。
最後：資源和速度不能兼得，是由均衡的，不要追求低消耗高吞吐，背道而馳的兩個參數，總要犧牲一個，在調用IP設置參數的時候實際上是在設置綜合參數，你選擇的功能少，自然會消耗低資源。總之有免費IP最好用免費IP。如果有經濟實力就去買IP，有些公司就是專門設計IP的哦！

7. modelsim6.0能否支持xilinx ip core 開發的模擬有沒有哪位高手能給指點一下IP核的設計方法萬分感激！

1.沒有看明白你的問題，不知道你是要自己設計ip核還是要用xilinx ip core 進行某個設計。
2.我只能告訴專你，如屬果你用到了xilinx 的ip core ，如果要用modelsim進行模擬，就將相應的模擬模型從ISE的安裝目錄中拷貝出來。添加到modelsim的工程中。（最簡單的方法就是模擬的時候提示缺什麼文件就到ISE的庫中搜什麼文件）
3.關於IP核設計的書基本沒有

8. EDA設計中用到的IP核生成器

你說的是復ALTERA的Quartus II 中的sopc builder吧？
在SOPC builder（Quartus II tools欄里制）在中添加用戶自定義外設可以集成在系統IP核中，另外tools下拉欄里有MegaWizard Plug也可以生成Altera版權的用戶定製IP核。通過這些ip核能生成硬體處理器，再用NIOSII IDE軟體開發，最終完成設計
其他公司的FPGA晶元，比如Actel有的選型也能集成8051 8052 或ARM核上去，但不是生成的，是第三方購買移植的

9. 如何用xilinx中的IP核設計FIR濾波器

抄本人最近剛開始學習ISE，需要襲調用Xilinx IP核設計一個FIR低通濾波器，濾波器系數我是利用MATLAB的FDATool工具得到的，把系數寫入coe文件，然後在ISE中調用該coe文件來設計我想要的濾波器，並通過Modelsim模擬。應該說到現在為止整個過程我已經基本上完成了，也在Modelsim上得到了模擬結果。之後為了驗證結果的正確性，我又用得到的系數在MATLAB上用filter函數得到了一個結果，現在的問題是兩個結果不一樣，而且差距很大，這個問題困擾了我很多天了，實在想不出問題出在哪裡，現望高手指點。（說明一下：在調用IP核時，ISE有一組默認的濾波器系數，21階的，系數全是整數，我用這組系數在ISE和MATLAB上得到的結果是一樣的，而我自己設計的濾波器是35階的，而且系數全是小數，個人認為應該跟這沒關系）