rapidio協議

㈠ Serial RapidIO誰做過XILINX FPGA

??
你是要做協議？ 還是說Xilinx FPGA上的應用？
SRIO2.0？

㈡ fpga與dsp之間的rapidio互聯問題

數據以位元組為單位傳輸，FPGA在存儲的時候指針使用的類似壓棧的形式，而DSP的則類似於存入隊列的形式

㈢ rapidio簡介&什麼是rapidio

RapidIO是由Motorola和Mercury等公司率先倡導的一種高性能、 低引腳數、 基於數據包交換回的互連體系結構，是答為滿足和未來高性能嵌入式系統需求而設計的一種開放式互連技術標准。RapidIO主要應用於嵌入式系統內部互連，支持晶元到晶元、板到板間的通訊，可作為嵌入式設備的背板（Backplane）連接。
RapidIO協議由邏輯層、傳輸層和物理層構成。邏輯層定義了所有協議和包格式。這是對終端進行初始化和完成傳送的很有必要的信息。傳輸層為數據包從一個終端到另一個終端通道的必要信息。物理層描述了設備之間介面協議，例如包傳裝置，流量控制，電特性及低級錯誤管理等。Rapid IO分為並行Rapid IO標准和串列Rapid IO標准，串列RapidIO是指物理層採用串列差分模擬信號傳輸的RapidIO標准。

㈣ PCI Express 2.0和PCI Express16有什麼區別

DH3870兼容抄PCI-E 16X 和PCI-E2.0，你放心使用好了襲

PCI-E 2.0相對於目前的1.0來說，的確是名副其實的雙倍規格：
帶寬翻倍：將單通道PCI-E X1的帶寬提高到了500MB/s，也就是雙向1GB/s；
通道翻倍：顯卡介面標准升級到PCI-E X32，帶寬可達32GB/s；
插槽翻倍：晶元組/主板默認應該擁有兩條PCI-E X32插槽；
功率翻倍：目前PCI-E插槽所能提供的電力最高為75W，2.0版本可能會提高至200W以上，目前還不確定。

㈤ rapidio匯流排上可以多2個以上的設備么

cyclone5當然支持rapid io，cyclone3就支持rapid io了的，其實只要晶元容量夠大，支持差分輸入輸出，都是可以實現rapid io協議的。

㈥ FPGA與DSP一般採用什麼通信協議

自己寫握手協議就行，DSP用GPIO，FPGA就用普通IO就行，或者用現成的SPI協議，高端的DSP有一種HPI介面好像是

㈦ Aurora ，Rapidio和GTP是什麼關系

Aurora ，Rapidio是協議，gtp是物理層

㈧ P2020的參數

雙核（P2020）或單核（P2010）高性能Power Architecture e500核心
36位物理定址
支持雙精度浮點
每核心32 KB一級指令高速緩存以及32 KB一級數據緩存
800 MHz至1.2 GHz時鍾頻率
具有ECC功能的512 KB二級高速緩存。 還可配置為SRAM以及緩沖存儲器。
三個10/100/1000 Mbps增強型三速乙太網控制器（eTSEC）
TCP/IP加速、服務質量以及分類功能
支持IEEE® 1588
無損耗流量控制
R/G/MII、R/TBI、SGMII
FIFO介面
高速介面支持各種多路復用選項：
四個SerDes 至 3.125 GHz控制器多路復用
三個PCI Express介面
兩個串列RapidIO介面
兩個SGMII介面
高速USB控制器（USB 2.0）
支持主機以及設備
增強型主機控制器介面（EHCI）
ULPI連接至PHY
增強型安全數字主機控制器（SD/MMC）
串列外設介面
集成安全引擎
支持的協議包括SNOW、ARC4、3DES、AES、RSA/ECC、RNG、單通SSL/TLS、Kasumi
XOR加速
支持ECC的64位DDR2/DDR3 SDRAM存儲器控制器
可編程中斷控制器（PIC），符合OpenPIC標准
兩個四通道DMA控制器
兩個I2C控制器、DUART、定時器
增強型本地匯流排控制器（eLBC）
16個通用I/O信號
封裝： 689針溫度加強型塑料球柵陣列封裝（TEPBGA2）
0C 至 125C Tj -40C 至 125C Tj 選項